ボードは前置増幅器，信号シェイパー，30MHzFADCサンプリング，FPGA上で実行される1nsの分解能のTDCを持つ．ファストイーサネットはデータ転送に使われた．
|
+
|
... |
The board has an analog pre-amplifier and signal shaper, a 30 MHz sampling FADC, and a 1 ns-resolution TDC, which is implemented in an FPGA. Fast Ethernet is used for the data transfer.
|
6.5.1.1 読み出しモード
ボードには生データモードと制限データモードの2つの読み出しモードがある．生データモードはデバッグと全てのADCとTDCのデータが転送される最初の実験時に使われる．制限データモードは平常運転時のモードである．ADCとTDCの全てのデータは条件を満たした場合に転送される．制限データのサイズは小さく，大抵は数十byte程度しかない．
|
+
|
... |
The board has two readout modes, raw data mode and suppressed data mode. The raw data mode was used for debugging and an initial test: all ADC and TDC data are transferred. The suppressed data mode is the normal mode of operation. Summed ADC and TDC data are transferred if a requirement is satisfied. The sparsified data size is small, typically several tens of bytes.
|
コメント
訳についておかしな所などあればお知らせください
最終更新：2016年06月16日 21:41
